一、崗位職責(zé):
1.負(fù)責(zé)超大規(guī)模數(shù)字集成電路的RTL設(shè)計(jì)、驗(yàn)證及優(yōu)化,確保設(shè)計(jì)符合性能、功耗及面積(PPA)要求
2.主導(dǎo)處理器架構(gòu)設(shè)計(jì),優(yōu)化SoC系統(tǒng)級(jí)方案,提升芯片能效比15%以上
3.搭建FPGA驗(yàn)證環(huán)境,完成至少3個(gè)芯片項(xiàng)目的功能驗(yàn)證
4.制定前端設(shè)計(jì)規(guī)范,管理5人以上設(shè)計(jì)團(tuán)隊(duì),確保項(xiàng)目按時(shí)交付
5.協(xié)調(diào)前后端設(shè)計(jì)流程,將RTL綜合周期縮短20%
二、任職要求:
1.碩士及以上學(xué)歷,微電子、電子工程相關(guān)專業(yè),985/211院校優(yōu)先
2.5年以上數(shù)字芯片前端設(shè)計(jì)經(jīng)驗(yàn),主導(dǎo)過3個(gè)以上tape-out項(xiàng)目
3.精通Verilog/VHDL語(yǔ)言,掌握UVM驗(yàn)證方法學(xué)
4.具備FPGA原型驗(yàn)證經(jīng)驗(yàn),熟練使用Xilinx/Altera開發(fā)工具
5.有高性能CPU/GPU設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先,熟悉ARM/RISC-V架構(gòu)加分