FPGA開發(fā)
2.5-4萬
5-10年
本科
FPGA開發(fā)/驗證
電子對抗
雷達信號
一、崗位職責(zé)1.負責(zé)雷達信號、回波模擬、干擾信號產(chǎn)生及采集相關(guān)業(yè)務(wù)的邏輯代碼實現(xiàn)。2.對信號處理板卡或控制板卡的高速接口、存儲、ADC、DAC和信
北京 海淀 上地
立即溝通
fpga工程師（26應(yīng)屆生）
1.3-1.6萬·16薪
碩士
單位體檢
績效獎金
帶薪假期
餐飲補貼
嵌入式硬件開發(fā)
ARM開發(fā)
電子/半導(dǎo)體/集成電路
船舶/航空/航天/火車制造
電子設(shè)備制造
崗位職責(zé)負責(zé)硬件板卡FPGA邏輯實現(xiàn)。1根據(jù)應(yīng)用場景，完成FPGA邏輯設(shè)計；2完成硬件板卡的FPGA程序編寫、仿真和調(diào)試工作;3根據(jù)系統(tǒng)硬件結(jié)構(gòu)，完成
北京 大興 博興
立即溝通
北京FPGA測試實習(xí)生(可轉(zhuǎn)正）——2026屆應(yīng)屆生
150-200元/天
本科
Verilog HDL
VHDL
北京自動測試技術(shù)研究所有限公司，隸屬于北京市科學(xué)技術(shù)研究院，專門從事集成電路測試技術(shù)研究、測試系統(tǒng)開發(fā)及集成電路測試銷售、服務(wù)，是國家
北京 海淀 花園路
立即溝通
FPGA測試與評價助理實習(xí)網(wǎng)
面議
碩士
1、電子工程、儀器儀表、自動化等相關(guān)專業(yè)；2、熟練掌握VerilogHDL或VHDL語言；3、熟悉FPGA軟件開發(fā)測試流程，了解常見FPGA問題
北京 懷柔
立即溝通
2026屆-二部-嵌入式FPGA工程師（基礎(chǔ)技術(shù)研究室）
1.6-2.2萬
碩士
嵌入式軟件開發(fā)
Verilog
VHDL
FPGA
Zynq
崗位職責(zé)1、負責(zé)新型嵌入式、智能、并行計算等處理器的調(diào)研及功能性能驗證；2、負責(zé)項目中FPGA、ZYNQ等功能板卡的FPGA軟件的開發(fā)調(diào)試（圖像處理類、
北京 海淀 立即溝通
電控FPGA工程師
1.6-1.8萬
1-3年
本科
FPGA/CPLD
程序開發(fā)
通信接口設(shè)計
崗位職責(zé)：參與脈沖電源各類控制板卡的設(shè)計，負責(zé)FPGA、CPLD等的程序開發(fā)崗位要求：1.本科及以上學(xué)歷，電子工程、信號與信息處理等相關(guān)專業(yè)；2.熟
北京 海淀 花園路
立即溝通
高級fpga工程師
1.8-3.5萬·13薪
3-5年
本科
Verilog
電路設(shè)計
Verilog HDL
通信/網(wǎng)絡(luò)設(shè)備
計算機硬件
崗位職責(zé)：根據(jù)任務(wù)書或硬件板卡資料，完成邏輯概要設(shè)計；板卡fpga外圍硬件接口功能的開發(fā)，調(diào)試及排故；配合軟件等完成系統(tǒng)功能的開發(fā)與調(diào)試；配
北京 海淀 上地
立即溝通
高級邏輯工程師（衛(wèi)星導(dǎo)航）
3-6萬
5-10年
本科
北斗導(dǎo)航產(chǎn)品
Verilog HDL
VHDL
通信/網(wǎng)絡(luò)設(shè)備
電子/半導(dǎo)體/集成電路
船舶/航空/航天/火車制造
崗位職責(zé)：1.負責(zé)FPGA接口的實際應(yīng)用系統(tǒng)設(shè)計、代碼實現(xiàn)、性能優(yōu)化與維護；2.負責(zé)調(diào)試FPGA軟件程序及相關(guān)硬件板卡;3.與硬件和軟件團隊合作，具備
北京 海淀 上地 立即溝通
FPGA邏輯工程師
2-3萬·13薪
1-3年
本科
邏輯工程師
公司可通過人才引進、應(yīng)屆生落戶等方式為符合條件的員工解決北京戶口。任職要求：1.本科及以上學(xué)歷，通信工程、計算機、電子、軟件及相關(guān)專業(yè)，2年
北京 海淀 上地
立即溝通
fpga測試工程師
1-1.5萬
碩士
船舶/航空/航天/火車制造
計算機軟件
崗位職責(zé):1、承擔(dān)所分配的FPGA驗證任務(wù)，完成所承擔(dān)技術(shù)環(huán)節(jié)的驗證工作；2、負責(zé)開發(fā)仿真環(huán)境，編寫測試激勵，執(zhí)行驗證工作；3、負責(zé)編寫相關(guān)驗證文
北京 昌平
立即溝通
FPGA開發(fā)工程師
1.2-2.4萬
5-10年
本科
單位體檢
五險一金
績效獎金
帶薪假期
節(jié)日福利
VHDL
Verilog
計算機硬件
通信/網(wǎng)絡(luò)設(shè)備
電子/半導(dǎo)體/集成電路
崗位職責(zé)：隸屬研發(fā)部，能夠獨立完成通訊協(xié)議轉(zhuǎn)換、嚴格邏輯控制接口、及相關(guān)調(diào)試。任職要求：1、熟悉xilinx系列FPGA的性能特點，并熟練掌握其中一
北京 通州 馬駒橋
立即溝通
FPGA工程師
2-2.5萬
1-3年
碩士
Verilog
VHDL
一、崗位職責(zé)：1、負責(zé)FPGA軟件代碼編寫、模塊設(shè)計及仿真；2、負責(zé)FPGA調(diào)試，資源優(yōu)化與時序優(yōu)化；3、負責(zé)編寫開發(fā)過程中的各種技術(shù)文檔；4、負責(zé)領(lǐng)導(dǎo)
北京 海淀 上地 立即溝通
fpga測試工程師
1.3-2.5萬
大專
Verilog HDL
VHDL
ISE
Quartus
Libero
testbench
仿真
時序分析
電子/半導(dǎo)體/集成電路
FPGA崗位職責(zé)：1、具有2年以上軍G項目FPGA測試經(jīng)驗；2、熟練使用HDLdesigner、vincent、Modelsim等測試工具；3、熟練掌握第三方測試流程，具備獨立完
北京 大興 林校路
立即溝通
高級fpga工程師
2-4萬·13薪
5-10年
本科
五險一金
餐飲補貼
住房公積金
績效獎金
帶薪假期
Verilog HDL
VHDL
C語言
軍工制造
崗位要求：1、具備較強的Verilog/VHDL語言代碼編寫、閱讀和調(diào)試能力；2、熟練掌握Xilinx和Altera公司的CPLD、FPGA等邏輯器件的使用，熟悉MCU、ARM、P
北京 海淀 紫竹院
立即溝通
FPGA開發(fā)工程師
1.5-2.5萬
1-3年
本科
五險一金
年終獎金
加班補貼
Verilog
PCB設(shè)計
FPGA
VHDL
電子/半導(dǎo)體/集成電路
【崗位描述】1、與項目人員共同進行FPGA邏輯設(shè)計、程序編寫，功能仿真，功能模塊調(diào)試；2、負責(zé)上級安排的FPGA開發(fā)工作（團隊合作）3、負責(zé)設(shè)計過程中相
北京 海淀 上地
立即溝通
軟件工程師
5000-10000元
本科
C語言
Python
LabVIEW
Linux開發(fā)
FPGA
計算機軟件
電子設(shè)備制造
計算機硬件
崗位職責(zé)：1．根據(jù)公司項目產(chǎn)品需求，編寫軟件；2．分析和解決軟件開發(fā)過程中的技術(shù)問題，優(yōu)化系統(tǒng)架構(gòu)和性能；3．相關(guān)產(chǎn)品的技術(shù)文檔的編寫。任職要
北京 石景山 八角
立即溝通
系統(tǒng)FPGA設(shè)計
2-2.5萬
1-3年
碩士
Verilog HDL
FPGA
電子/半導(dǎo)體/集成電路
【崗位職責(zé)】1、負責(zé)FPGA代碼、單元驗證及測試、調(diào)試、試驗等；2、負責(zé)FPGA設(shè)計及項目研制所需相關(guān)文檔編制、修改和歸檔；3、配合團隊成員完成產(chǎn)品調(diào)試
北京 豐臺 南苑
立即溝通
高級FPGA工程師（圖像類）
2.5-5萬
5-10年
本科
VHDL
工作內(nèi)容：1.負責(zé)FPGA代碼編寫、調(diào)試與時序優(yōu)化以及仿真調(diào)試；2.負責(zé)項目和產(chǎn)品FPGA架構(gòu)的設(shè)計工作；3.了解axi協(xié)議，能進行軟件平臺的框架搭建和
北京 海淀 曙光 立即溝通
高級fpga工程師
2.5-3萬
3-5年
碩士
Verilog HDL
通信/網(wǎng)絡(luò)設(shè)備
工業(yè)自動化
船舶/航空/航天/火車制造
1.設(shè)計高速接口、高速AD等復(fù)雜數(shù)字電路。2.使用FPGA快速開發(fā)、實現(xiàn)和優(yōu)化邏輯架構(gòu)。3.開發(fā)高質(zhì)量的測試用例進行功能驗證和調(diào)試。4.解決各種復(fù)雜
北京 海淀 立即溝通
高級 FPGA AI 加速工程師(J10320)
3.5-5萬·13薪
3-5年
碩士
Verilog HDL
TENSORFLOW、CNN
崗位職責(zé):1.使用Verilog/VHDL開發(fā)FPGA邏輯，實現(xiàn)圖像傳感器接口（如MIPICSI-2）與預(yù)處理流水線；2.將PyTorch/TensorFlow模型通過通用AI編譯工具
北京 海淀 清華園 立即溝通
fpga工程師
1.5-2.5萬·13薪
5-10年
本科
Verilog HDL
System Verilog
電子/半導(dǎo)體/集成電路
電子設(shè)備制造
通信/網(wǎng)絡(luò)設(shè)備
1、負責(zé)FPGA/CPLD邏輯代碼開發(fā)。2、協(xié)助硬件及驅(qū)動研發(fā)人員完成產(chǎn)品聯(lián)調(diào)工作。3、負責(zé)固件開發(fā)文檔的編寫。任職要求：1、本科及以上學(xué)歷，電子相關(guān)專
北京 石景山 古城 立即溝通
硬件FPGA測試工程師
9000-14000元
3-5年
本科
單位體檢
五險一金
帶薪假期
通訊補貼
節(jié)日福利
餐飲補貼
全勤獎金
商業(yè)醫(yī)療險
FPGA
Verilog
Vivado
VHDL
時序約束
時序優(yōu)化
計算機軟件
計算機硬件
通信/網(wǎng)絡(luò)設(shè)備
崗位職責(zé)：有邏輯應(yīng)用開發(fā)經(jīng)驗；FPGA邏輯部分的架構(gòu)搭建；FPGA模塊實現(xiàn)與驗證；與軟硬件工程師協(xié)同調(diào)試；與軟件工程師協(xié)同。崗位要求：熟悉FPGA的
北京 通州 馬駒橋 立即溝通
fpga工程師
1.5-2萬
5-10年
本科
通信/網(wǎng)絡(luò)設(shè)備
船舶/航空/航天/火車制造
崗位職責(zé):1.負責(zé)通信產(chǎn)品數(shù)字信號處理相關(guān)波形算法的開發(fā)；2.負責(zé)產(chǎn)品FPGA的數(shù)據(jù)、時鐘處理，通信協(xié)議開發(fā)，功能仿真、驗證及優(yōu)化。3.與硬件溝通
北京 大興 榮華街道 立即溝通
fpga系統(tǒng)工程師
1.5-3萬
3-5年
本科
Verilog HDL
VHDL
通信/網(wǎng)絡(luò)設(shè)備
計算機硬件
網(wǎng)絡(luò)/信息安全
崗位責(zé)任：1)根據(jù)公司/部門工作安排，完成相關(guān)XilinxFPGA的開發(fā)工作；2)負責(zé)相關(guān)產(chǎn)品的FPGA方案設(shè)計，F(xiàn)PGA程序開發(fā)及驗證測試；3)負責(zé)硬件單板的
北京 昌平 城北
立即溝通
FPGA嵌入式開發(fā)工程師
1.5-2.5萬·13薪
本科
電子/FPGA/嵌入式
崗位職責(zé)：1、完成光學(xué)精密測量儀器探測信號解調(diào)處理和高速數(shù)據(jù)傳輸控制電路的FPGA嵌入式邏輯設(shè)計、開發(fā)和集成驗證等工作；2、完成領(lǐng)導(dǎo)交辦的其
北京 海淀 立即溝通
嵌入式開發(fā)工程師（DSP、FPGA開發(fā))
面議
本科
嵌入式軟件開發(fā)
嵌入式硬件開發(fā)
DSP開發(fā)
C#
C++
崗位職責(zé)：1、負責(zé)設(shè)備控制器模塊方案設(shè)計包括DSP、FPGA開發(fā)等2、負責(zé)檢測設(shè)備底軟開發(fā)和調(diào)試；3、相關(guān)技術(shù)文檔編寫和歸檔；4、完成領(lǐng)導(dǎo)交辦的其他
北京 朝陽 立即溝通
fpga工程師
1-2萬
本科
Verilog HDL
VHDL
FPGA邏輯開發(fā)
編碼器算法
工業(yè)通信協(xié)議
電子/半導(dǎo)體/集成電路
儀器儀表制造
工業(yè)自動化
工作職責(zé)1.主導(dǎo)光電/磁編碼器/電感編碼器核心算法的FPGA落地，負責(zé)正余弦信號ADC采集、高精度位置解算、信號歸一化及零漂/溫漂/非線性補償?shù)冗?
北京 通州 潞城 立即溝通
FPGA邏輯工程師
2.5-4萬·14薪
5-10年
本科
年終分紅
節(jié)日福利
晉升空間大
餐飲補貼
單位體檢
包住
帶薪假期
團建旅游
FPGA
高速接口
Zynq
Aurora
RapidIO
PCI-E
通信/網(wǎng)絡(luò)設(shè)備
電子/半導(dǎo)體/集成電路
崗位職責(zé)：1.負責(zé)FPGA代碼編寫、模塊設(shè)計及仿真、調(diào)試；2.配合軟、硬件設(shè)計人員完成模塊間的聯(lián)調(diào)和產(chǎn)品集成測試；3.FPGA的資源及時序優(yōu)化，分析并
北京 大興 榮華街道 立即溝通
北京fpga招聘信息
智聯(lián)招聘為您推薦北京fpga2026年最新相關(guān)崗位招聘信息，崗位真實無虛假，企業(yè)簡介、任職條件、薪資范圍等關(guān)鍵信息一目了然，幫您快速鎖定心儀崗位，提高求職效率。招聘求職找北京fpga相關(guān)工作就上智聯(lián)招聘!
手機網(wǎng)頁版：北京fpga招聘信息