工作職責(zé):
1.參與系統(tǒng)級(jí)架構(gòu)或微架構(gòu)設(shè)計(jì),負(fù)責(zé)模塊的Function Spec和 architecture Spec編寫。
2.完成RTL代碼開發(fā)及代碼質(zhì)量檢查,協(xié)助驗(yàn)證問題定位,優(yōu)化芯片時(shí)序、功耗與面積。
3.編寫SDC約束文件,完成預(yù)綜合及報(bào)告檢查,解決時(shí)間違例問題,確保芯片時(shí)序收斂。
4.協(xié)同后端團(tuán)隊(duì)完成物理設(shè)計(jì),提供時(shí)序約束與網(wǎng)表優(yōu)化建議及STA報(bào)告檢查。
5.支持FPGA/palladium原型驗(yàn)證及硅后調(diào)試,協(xié)助制定芯片規(guī)格書及芯片量產(chǎn)導(dǎo)入支持。
人員要求:
1.本科及以上學(xué)歷,微電子、電子工程、通信工程等相關(guān)專業(yè),5年以上數(shù)字IC前端設(shè)計(jì)經(jīng)驗(yàn)。
2.精通RTL設(shè)計(jì)及驗(yàn)證流程,邏輯綜合、形式驗(yàn)證(Formality)、等EDA工具(如VCS、Spyglass、PrimeTime)。
3.熟悉以太網(wǎng)通信二三層協(xié)議,Traffic Management或者以太網(wǎng)高速接口設(shè)計(jì),有以太網(wǎng)交換芯片或路由器芯片開發(fā)經(jīng)驗(yàn)者優(yōu)先,有PON的設(shè)計(jì)也可以。
補(bǔ)充信息:
1.公司位置在北京理工大學(xué),交通便利。
2.單位直簽合同,待遇優(yōu)良,發(fā)展空間大。